02. 量子チップの物理実装：回路と素子でどう実現するか
目に見える大きさのシリコンやサファイアの基板（チップ）の上に、いかにして量子力学の法則で動く「量子ビット」を作り出し、読み書きしているのか。本章では現在最も広く商用・研究導入が進んでいる超伝導量子チップ（トランズモン方式）を中心に、回路素子・配線構造・3次元実装・極低温環境、およびシリコン量子ドット方式やイオントラップ方式などの他方式との物理構造の違いを徹底解説する。
2.1 チップ上に「人工原子」を作る原理：なぜジョセフソン接合が必要か
量子ビットをチップ上で実現するための基本条件は、「エネルギーが飛び飛びの値（離散的な準位）をとり、そのうち一番下の基底状態 $|0\rangle$ と1つ上の励起状態 $|1\rangle$ の2つだけを狙って操作できる電子回路」を作ることである。このような回路は自然界の原子と同じように振る舞うため「人工原子（Artificial Atom）」と呼ばれる。
① 通常のLC共振回路では量子ビットにならない理由（調和振動子の壁）
まず、電気抵抗がゼロになる超伝導金属（アルミニウム $\text{Al}$ やニオブ $\text{Nb}$、タンタル $\text{Ta}$）で、コイル（インダクタ $L$）とコンデンサ（キャパシタ $C$）を繋いだ「超伝導LC共振回路」をチップ上に作り、絶対零度近くまで冷やしたとする。
極低温ではこのLC回路のエネルギーも量子化され、飛び飛びのエネルギー準位 $|0\rangle, |1\rangle, |2\rangle, |3\rangle\dots$ を持つようになる。しかし、通常のコイル $L$ とコンデンサ $C$ は線形素子であるため、隣り合う準位のエネルギー間隔（共振周波数 $\omega$）がすべて全く同じ（等間隔）になってしまう。これを物理学で調和振動子（Harmonic Oscillator）と呼ぶ。
エネルギー間隔がすべて等しいと、$|0\rangle$ から $|1\rangle$ へ状態を変えるために周波数 $\omega_{01}$ のマイクロ波を当てた瞬間、同じマイクロ波によって $|1\rangle \to |2\rangle$、$|2\rangle \to |3\rangle$ への遷移まで連鎖的に起きてしまい、「0と1の2状態（量子ビット）だけ」に閉じ込めることができない。
② 解決策：ジョセフソン接合による「非調和性（Anharmonicity）」の導入
この問題を解決する 핵심素子がジョセフソン接合（Josephson Junction）である。ジョセフソン接合は、2枚の超伝導金属薄膜（アルミニウムなど）の間に、厚さわずか約 $1\sim 2\text{ nm}$（原子数個分）の極めて薄い絶縁体（酸化アルミニウム $\text{AlO}_x$）を挟んだサンドイッチ構造である。
ここをクーパー対（超伝導状態の電子ペア）が量子力学的なトンネル効果で通り抜けるとき、ジョセフソン接合は「流れる電流によってインダクタンス $L_J$ の値が変化する非線形コイル（非線形インダクタ）」として働く。
図2.1右のように、通常のコイル $L$ をジョセフソン接合に置き換え、大きなコンデンサパッド $C$ を並列接続した回路をトランズモン量子ビット（Transmon Qubit）と呼ぶ。 この回路では $|0\rangle \leftrightarrow |1\rangle$ の遷移周波数 $\omega_{01}/2\pi$ が例えば $5.00\text{ GHz}$ であるのに対し、$|1\rangle \leftrightarrow |2\rangle$ の遷移周波数 $\omega_{12}/2\pi$ は約 $4.75\text{ GHz}$（差が約 $-250\text{ MHz}$）にずれる。そのため、$5.00\text{ GHz}$ ジャストのマイクロ波パルスを照射すれば、$|2\rangle$ 以上の状態に漏れることなく、$|0\rangle$ と $|1\rangle$ の2準位システム（量子ビット）として自在に制御できるのである。
2.2 超伝導量子チップの内部構造と5大オンチップ要素
実際の超伝導量子チップ（IBM Quantum Heron/Eagle、Google Sycamore/Willow、理化学研究所の量子チップなど）は、高純度シリコン（$\text{Si}$）またはサファイア（$\text{Al}_2\text{O}_3$）のウェハ上に、半導体リソグラフィ技術（電子線描画・蒸着・エッチング）を用いて超伝導薄膜パターンを形成して作られる。
チップの表面には、以下の5つの機能要素が集積されている。
(Transmon + JJ)
十字型やH型の超伝導キャパシタパッド（大きさ数百 $\mu\text{m}$）と、先端の微小なジョセフソン接合（約 $100\text{ nm}$ 角）で構成される。ジョセフソン接合自体は目視できないほど小さいが、周囲の大きなコンデンサパッドが電荷ノイズを吸収して状態を安定化させるため、1量子ビットあたりのフットプリントは約 $0.2\sim 0.5\text{ mm}$ 角となる（これが古典トランジスタより桁違いに大きい理由である）。
(Microwave Drive)
量子ビットパッドのすぐ近くに配置された高周波配線。量子ビットの遷移周波数 $\omega_{01}$（約 $4.5\sim 6.0\text{ GHz}$）に共鳴するマイクロ波パルスを $10\sim 40\text{ ns}$（ナノ秒）間だけ照射する。マイクロ波の「振幅×照射時間」で回転角 $\theta$ を制御し、マイクロ波の「搬送波位相」で回転軸（X軸回転かY軸回転か）を制御する。これによりアダマールゲート（$H$）やビット反転（$X$）を実行する。
(Flux Bias Line)
2つのジョセフソン接合をループ状に並べたSQUID構造に対し、微弱な電流を流して磁束（Flux）を貫通させる配線。磁束を変えるとSQUIDの実効インダクタンスが変化し、量子ビットの共振周波数 $\omega_{01}$ をナノ秒単位で上下させることができる。
(Tunable Coupler)
隣り合う量子ビット同士を繋ぐ超伝導共振器（または周波数可変の結合用トランズモン）。普段はカプラーの周波数を離して結合をOFF（アイソレーション）にしておき、2量子ビットゲート（$CZ$ ゲートや $\text{iSWAP}$ ゲート）をかける瞬間だけカプラーの周波数を近づけて2つの量子ビットを共鳴・相互作用させ、量子もつれを作り出す。
(Readout CPW)
各量子ビットには、蛇行したコプレーナ導波路共振器（CPW）（共振周波数 $6.5\sim 8.0\text{ GHz}$）が容量結合している。量子ビットと共振器の周波数をわざと離しておく（分散領域）と、「量子ビットが $|0\rangle$ のときと $|1\rangle$ のときで、共振器の共振周波数が数MHzだけわずかにシフトする」という物理現象が起きる。そこで共振器にマイクロ波を送って反射波（または透過波）の位相と振幅を測れば、量子ビットを直接破壊せずに `0` か `1` かを判別できる。
2.3 3Dフリップチップ実装と希釈冷凍機（10 mK）の役割
① なぜ配線を増やすために「フリップチップ3次元実装」が不可欠なのか
量子ビットが10個程度であれば、チップの外周から平面（2D）配線を引き回すだけで全ての量子ビットに制御線を接続できた。しかし、量子ビットを100個、1,000個と2次元格子状に並べると、内側に囲まれた量子ビットへ平面上で配線を通すスペースがなくなる。しかも、量子ビットのすぐ横に余計な配線を這わせると、誘電損失や信号漏れ（クロストーク）によって量子状態が壊れてしまう。
そこで現在の先端QPUチップでは、以下の2層ウェハ・フリップチップ構造（Flip-Chip Bonding）が採用されている。
- 上層：Qubit Chip（量子ビット層） — 超高純度の基板上に量子ビット（トランズモン）のみを配置し、損失の原因となる多層配線を排除してコヒーレンス時間を最大化する。
- 下層：Interposer / Wiring Chip（配線・読み出し層） — 制御ライン、読み出し共振器、および基板を貫通する超伝導ビア（TSV: Through-Silicon Via）を集積する。
- 超伝導インジウム・バンプ接合（Indium Bump） — 上下のチップを数ミクロン〜数十ミクロンの隙間を空けて向かい合わせ、超伝導金属であるインジウム（$\text{In}$）の微小突起で冷間圧着する。
② なぜ絶対零度近く（10〜15 mK）まで冷やす必要があるのか？
超伝導量子チップが巨大なシャンデリアのような希釈冷凍機（Dilution Refrigerator）の最下部（約 $10\sim 15\text{ mK} = -273.14^\circ\text{C}$）に格納される理由は、「超伝導にするためだけ」ではない（アルミニウムは $1.2\text{ K}$、ニオブは $9.2\text{ K}$ 以下で超伝導になる）。
超伝導量子ビットの $|0\rangle \leftrightarrow |1\rangle$ のエネルギー差はマイクロ波の周波数 $f \approx 5\text{ GHz}$ に相当する。プランク定数 $h$ とボルツマン定数 $k_B$ を使ってこれを温度に換算すると、$T = hf / k_B \approx 0.24\text{ K}$（240ミリケルビン）となる。
つまり、もしチップの温度が $4\text{ K}$（液体ヘリウム温度）や $0.3\text{ K}$ にあると、環境自体が放つ熱エネルギー（熱雑音光子）が $5\text{ GHz}$ のマイクロ波と同じエネルギーを持っているため、勝手に量子ビットを $|0\rangle$ から $|1\rangle$ へ叩き上げてしまう。したがって、$0.24\text{ K}$ より1桁以上低い $10\sim 15\text{ mK}$ まで冷却し、熱雑音光子を完全に凍りつかせることで初めて、量子ビットを確実に初期状態 $|0\rangle$ に保つことができる。
2.4 5大ハードウェア方式のチップ実装比較
量子コンピューターのチップ実装には、超伝導回路以外にも「何を量子ビットの物理媒体（キャリア）として使うか」によって5つの主要方式が存在し、それぞれチップ構造・動作温度・得意領域が異なる。
| 方式名 | 量子ビットの物理実体 | チップ構造・製造プロセス | 動作温度 | ゲート速度 / コヒーレンス | 強みとスケーリング課題 |
|---|---|---|---|---|---|
| ① 超伝導方式 (Superconducting) |
ジョセフソン接合を含む超伝導LC回路の巨視的量子状態（クーパー対の位相・電荷） | Si/サファイア基板上のAl/Nb/Ta薄膜 + フリップチップ + TSV | 10〜15 mK (希釈冷凍機) |
ゲート: 10〜50 ns (高速) 寿命: 100 $\mu$s〜1 ms |
強み: ゲート操作が非常に高速、固体回路として設計自由度が高い。 課題: 素子サイズが0.3mm角と大きく、1ビットごとの同軸配線と冷却能力が律速。 |
| ② シリコン量子ドット (Silicon Spin) |
同位体純化シリコン($^{28}\text{Si}$)中の単一電子（または正孔）のスピン（上向き/下向き） | 既存CMOS半導体ファウンドリの微細ゲート電極プロセス (数十nmピッチ) | 100 mK〜1 K (比較的高温で動作可) |
ゲート: 10〜100 ns 寿命: 数ms〜数秒 |
強み: 素子が約100nmと超伝導の1,000分の1以下。既存の最先端半導体工場で1チップに数百万個を集積できるポテンシャル。 課題: ナノスケールの微細配線のバラつき制御と高密度配線。 |
| ③ イオントラップ (Trapped Ion) |
超高真空中に電磁場（RF/DC電場）で浮遊させた単一イオン（$\text{Yb}^+, \text{Ba}^+$等）の内部電子準位 | シリコン基板上に金などの微細電極を並べた表面電極チップ（QCCD） | 4 K〜室温 (超高真空チャンバ内) |
ゲート: 1〜100 $\mu$s (やや低速) 寿命: 数秒〜数十分 (極めて長い) |
強み: 自然界の同一イオンを使うため個体差がゼロ。全結合が可能で忠実度(99.9%+)が最高水準。 課題: ゲート速度が遅く、チップ上でイオンを移動（シャトリング）させる光学制御の複雑化。 |
| ④ 中性原子アレイ (Neutral Atom) |
ガラス真空セル内で光ピンセット（レーザー集光スポット）に捕獲した中性原子（$\text{Rb}, \text{Sr}, \text{Yb}$） | 半導体チップではなく、空間光変調器(SLM)と音響光学偏向器(AOD)による2D/3Dレーザー格子 | 室温チャンバ (原子自体はレーザー冷却で $\mu$K) |
ゲート: 数百ns〜1 $\mu$s 寿命: 数秒 |
強み: 1つの真空セル内に数千〜1万原子を一気に並べて動的再配置でき、リュードベリ状態による一括もつれ生成が強力。 課題: 原子の再装填・読み出しサイクル時間の短縮。 |
| ⑤ 光量子集積回路 (Photonic IC) |
光子（Photon）の偏光・経路、またはスクイーズド光（連続量GKP状態） | シリコンフォトニクス（$\text{SiN}, \text{SiO}_2, \text{LiNbO}_3$）の光導波路・ビームスプリッタ・位相シフタチップ | 室温動作 (光子検出器のみ極低温の場合あり) |
ゲート: ピコ〜ナノ秒 (超高速) 寿命: 熱雑音に不感（伝搬損失が律速） |
強み: 室温で動作し、光ファイバー通信網でチップ間をそのまま量子接続（モジュール拡張）できる。 課題: 導波路での光子ロス（損失）の低減と決定論的2量子ビットゲートの実装。 |
2.5 このページの重要用語・概念解説（チップ物理・回路実装編）
量子チップのハードウェア構造を理解するうえで不可欠な物理・電子工学用語を詳しく解説します。
・エネルギー緩和時間（$T_1$）：励起状態 $|1\rangle$ にした量子ビットがエネルギーを放出して勝手に基底状態 $|0\rangle$ に落ちてしまうまでの平均時間。
・位相緩和時間（$T_2$）：重ね合わせ状態 $\frac{1}{\sqrt{2}}(|0\rangle + e^{i\phi}|1\rangle)$ の位相角度 $\phi$ がランダムに揺らいで干渉できなくなるまでの時間。現在の最先端超伝導チップでは $T_1, T_2$ は約 $100\ \mu\text{s}\sim 1\text{ ms}$ 程度であり、この寿命が尽きる前に何千回ものゲート操作（1回あたり数十ns）を終える必要がある。