QPU-ARCH SPEC / 03. 実行パイプライン比較：ノイマン型CPU vs 量子QPU制御

03. 実行パイプライン比較：ノイマン型CPU vs 量子QPU制御

ソフトウェアのコードがハードウェアの物理動作へ変換されるまでの「実行パイプライン」は、ノイマン型計算機と量子計算機で全く異なる。本章では、プログラムがどのようにマイクロ波パルス波形へ変換されてチップ上の量子ビットを動かしているのか、またノイマン型のメモリECC（誤り訂正）と量子チップ上の表面符号（Surface Code）がどう違うのかをハードウェアレベルで解明する。

3.1 命令実行パイプラインの全工程比較

ノイマン型CPUでは、クロック信号（例：4 GHz）に同期してデジタル電圧のON/OFFが伝搬する。一方、量子コンピューターでは、室温の古典制御装置（FPGAおよび任意波形発生器 AWG）がアナログのマイクロ波パルスを合成し、同軸ケーブルを通じて極低温の量子チップへ送り込むシグナルチェーンによって演算が実行される。

VON NEUMANN PIPELINE

ノイマン型CPUの命令実行ステップ

  1. 命令フェッチ (IF)：プログラムカウンタ(PC)が指すメモリアドレスから機械語命令（32/64bit）をL1命令キャッシュ経由で読み出す。
  2. デコード & レジスタ読み出し (ID)：命令を解釈し、ソースレジスタから対象のビット列（電圧High/Low）を読み出す。
  3. ALU論理演算 (EX)：数千個のCMOSトランジスタ（NAND/XORゲート）がスイッチングし、加算やビット演算を実行。
  4. メモリアクセス & 書き戻し (MEM/WB)：演算結果のビット列を汎用レジスタまたはDRAMへ上書き保存する。
QUANTUM CONTROL PIPELINE

量子計算機（QPU）のパルス実行ステップ

  1. 回路コンパイル & パルス変換：量子回路をチップの物理配線トポロジーに合わせ、各量子ビット固有の共鳴周波数に対応したマイクロ波波形スケジュールへ変換する。
  2. 波形生成（AWG + IQミキサー）[室温]：FPGAが制御するDAC（デジタル・アナログ変換器）で包絡線波形を作り、4〜8 GHzの搬送波と混合してナノ秒単位のマイクロ波パルスを生成。
  3. 減衰・極低温伝送 [300K → 10mK]：同軸ケーブル上の各温度ステージに配置された減衰器（アッテネータ）を通過させ、室温の熱雑音を完全に除去してチップへ届ける。
  4. ハミルトニアン時間発展 [10mK チップ上]：マイクロ波電場がトランズモンに作用し、状態ベクトル $|\psi\rangle$ をユニタリ回転させる。
  5. 分散読み出し & 極低温増幅 [10mK → 300K]：読み出し共振器からの微弱な反射波（光子数個分）を、量子限界増幅器（TWPA）と半導体増幅器（HEMT）で段階的に増幅し、室温のADCで 0 / 1 に判定する。

3.2 CMOS論理ゲート vs 量子ユニタリゲートの物理動作比較

ノイマン型チップの「論理ゲート」はシリコン基板上に物理的に配線されたトランジスタ回路（空間的に固定されたハードウェア）であり、そこをデータ（電流・電圧）が通過する。

対して量子チップの「量子ゲート」は、チップ上にHゲート回路やCNOTゲート回路という別々の部品が並んでいるわけではない。同じ量子ビットに対して「どんな周波数・位相・長さのマイクロ波パルスを当てるか（時間軸上の電磁波操作）」そのものが量子ゲートである。

ゲート種別 役割・数学的作用 チップ上での物理的な実現方法（超伝導方式の例）
【ノイマン型】
NAND / XOR ゲート		 2つの確定ビット入力 $(A, B) \in \{0,1\}^2$ から1ビット出力を決定論的に生成（不可逆）。 p型MOSFETとn型MOSFETのゲート電極に電圧をかけ、ソース・ドレイン間のチャネルを導通/遮断して出力線を出電源電圧 $V_{DD}$ または接地 $0\text{V}$ に接続する。
【量子 1ビット】
X ゲート (NOT)		 $|0\rangle \leftrightarrow |1\rangle$ を反転。
ブロッホ球のX軸周りに180度（$\pi$ ラジアン）回転。		 XY制御ラインから、量子ビットの共鳴周波数 $\omega_{01}$ に一致するマイクロ波パルス（$\pi$ パルス、長さ約20 ns）を照射し、ラビ振動によって状態を反転させる。
【量子 1ビット】
H ゲート (アダマール)		 $|0\rangle \to \frac{|0\rangle + |1\rangle}{\sqrt{2}}$、$|1\rangle \to \frac{|0\rangle - |1\rangle}{\sqrt{2}}$。
確定状態から均等な重ね合わせ状態を生成。		 Y軸周りの90度回転パルス（$\pi/2$ パルス：$\pi$ パルスの半分の振幅または照射時間）とZ軸回転を組み合わせて照射し、北極 $|0\rangle$ の状態ベクトルを赤道上へ倒す。
【量子 1ビット】
Z / S / T 位相ゲート		 $|0\rangle$ と $|1\rangle$ の確率は変えず、$|1\rangle$ 側の複素数の位相（角度 $\phi$）のみを回転させる。 多くの現代QPUでは物理パルスすら送らず、古典制御装置側で「これ以降に送るマイクロ波の基準位相（フレーム）を角度 $\phi$ だけずらす」ことで、実行時間ゼロ・エラー率ゼロで実現する（Virtual-Zゲート）。
【量子 2ビット】
CZ / CNOT ゲート		 制御ビットが $|1\rangle$ のときだけ標的ビットの位相または状態を反転。2つの量子ビット間に「量子もつれ」を生成する最重要ゲート。 2つの量子ビットの間にある結合共振器（Tunable Coupler）に磁束パルスを与え、数ナノ秒〜数十ナノ秒だけ2つの量子ビットの準位を共鳴させて相互作用させた後、再び切り離す。

3.3 誤り訂正の決定的な違い：なぜ「表面符号（Surface Code）」なのか

ノイマン型チップのCMOSトランジスタは10億回に1回もエラーを起こさない（エラー率 $10^{-18}$ 未満）うえ、メモリ上でビット反転が起きても「同じビットを3つコピーして多数決をとる（反復符号）」や「パリティビットを直接読み出す（ECCメモリ）」ことで簡単に修正できる。

しかし、量子チップでは物理ゲート1回あたり $0.1\% \sim 0.01\%$（$10^{-3} \sim 10^{-4}$）という高い確率でエラーが起きるにもかかわらず、以下の3つの量子的制約によって古典の誤り訂正手法がそのまま使えない。

  • 制約1（コピー不可）：量子複製不可能定理により、未知の状態 $|\psi\rangle$ を3つに複製して $|\psi\rangle|\psi\rangle|\psi\rangle$ を作ることができない。
  • 制約2（直接観測不可）：エラーが起きたか確かめようとしてデータ量子ビットを測定すると、その瞬間に重ね合わせ状態が壊れて計算が終了してしまう。
  • 制約3（連続的な2種類のエラー）：ビットが反転する「ビット反転エラー（$X$ エラー）」だけでなく、複素数の符号が反転する「位相反転エラー（$Z$ エラー）」も同時に訂正しなければならない。

解決策：チップ上に市松模様で配置する「表面符号（Surface Code）」

この3つの制約をすべて突破するために考案され、Google（Willowチップ等）やIBM、理研などがチップ実装を進めているのが表面符号（Surface Code）である。

表面符号では、チップ上に「データを保持するデータ量子ビット（Data Qubit）」と、「エラー検知専用の補助量子ビット（Ancilla / Measure Qubit）」を交互に市松模様（2次元チェッカーボード）で並べる。そして、データ量子ビット自体は一度も測定せず、周囲4つのデータ量子ビットと中央の補助量子ビットの間でCNOT/CZゲートを実行し、補助量子ビットだけを測定（シンドローム測定）する。

量子チップ上の表面符号 (Surface Code) 2次元格子レイアウトとシンドローム測定 D D D D D! D D D D Az Ax Ax Az 表面符号の動作メカニズム（約1マイクロ秒ごとに反復実行） ● D (白丸): 量子状態を保持する「データ量子ビット」（直接測定しない） ■ Az (青四角): 周囲4つのDの「ビット反転(Xエラー)」を検知する補助ビット ■ Ax (紫四角): 周囲4つのDの「位相反転(Zエラー)」を検知する補助ビット ★ なぜ重ね合わせが壊れないのか？ 補助ビットは「D1〜D4がそれぞれ0か1か」ではなく、「偶数個反転したか・ 奇数個反転したか（パリティ）」だけを吸い出して測定される。 → 数百〜約1,000個の物理ビットを束ねて、エラーのない「1論理量子ビット」を構成！
図3.1: 2次元格子状に配置された表面符号（Surface Code）。データ量子ビットDを一度も直接覗き見ることなく、補助ビットAx/Azのパリティ測定だけでエラー位置を特定する。

3.4 配線ボトルネックと「Cryo-CMOS（極低温半導体）」による統合

ノイマン型CPUでは、数十億個のトランジスタに対してチップ外部へ出るピン数は数千本で済む（内部でマルチプレクサやバスが信号を統合するため）。しかし現在の量子チップでは、基本的に1つの量子ビットにつき1〜2本の専用同軸ケーブルを室温の制御装置から冷凍機内部へ引き込む必要がある。

量子ビット数が1,000個を超えると同軸ケーブルが数千本に達し、ケーブル自体を伝わって室温から流入する熱によって希釈冷凍機が冷えなくなる（配線・熱流入ボトルネック）。これを解決するため、現在ではCryo-CMOS（4K〜100mKの極低温ステージで動作する特殊設計の古典CMOS制御チップ）を冷凍機内部の量子チップ直近に配置し、少ない配線から多数の量子ビットへパルスを分配するアーキテクチャへの移行が進んでいる。

3.5 このページの重要用語・概念解説（制御パイプライン・誤り訂正編）

量子チップの制御エレクトロニクスと量子誤り訂正に関する専門用語を詳しく解説します。

ハミルトニアン と 時間発展 Hamiltonian & Time Evolution
一言で：量子システム全体の「エネルギーの設計図」であり、量子ビットが次の瞬間にどう回転するかを決める支配方程式。
量子力学の基本方程式であるシュレーディンガー方程式 $i\hbar \frac{d}{dt}|\psi(t)\rangle = H(t)|\psi(t)\rangle$ に登場する演算子 $H(t)$ をハミルトニアンと呼ぶ。量子チップにマイクロ波パルスを当てると、その電磁場の強さに応じてチップ上のハミルトニアン $H(t)$ が変化し、その結果として量子状態 $|\psi\rangle$ がユニタリ変換 $U = \exp(-\frac{i}{\hbar}\int H(t)dt)$ に従って滑らかに回転する。つまり量子プログラミングとは、「望みのユニタリ行列 $U$ が作られるように、外部から電磁波を当ててチップのハミルトニアン $H(t)$ を時間制御すること」に他ならない。
直感的なたとえ：ヨット（量子状態 $|\psi\rangle$）に対して、どの方向からどれだけ強い風（ハミルトニアン＝マイクロ波パルス）を何秒間吹かせれば、目的の港（計算結果）へぴったり進むかを操縦する仕組み。
AWG（任意波形発生器）と IQミキサー Arbitrary Waveform Generator & IQ Mixer
一言で：量子ビットを精密に回転させるための「ナノ秒単位で形・振幅・位相を作り込んだマイクロ波パルス」を合成する電子機器。
量子ビットに単純な矩形波（ON/OFFだけの電波）を当てると、周波数成分が広がって $|2\rangle$ 準位への漏洩エラーが起きてしまう。そのため、ガウス関数（釣鐘型）やDRAGパルスと呼ばれる滑らかな波形を1秒間に数十億サンプル（数GSa/s）の高速DACで生成する装置がAWGである。AWGで作った数百MHzの波形（I信号・Q信号）を、IQミキサーで5 GHzの基準マイクロ波と掛け合わせることで、振幅と位相角度を1度未満の精度で制御したマイクロ波パルスを作り出す。
TWPA（進行波型パラメトリック増幅器）と HEMT Traveling-Wave Parametric Amplifier & HEMT
一言で：読み出し共振器から返ってくる「光子数個分の極めて微弱なマイクロ波」を、ノイズを混ぜずに何万倍にも増幅する極低温アンプ。
量子ビットの読み出し信号は、量子ビット自体を壊さないよう「マイクロ波光子が数個〜数十個」という極限まで弱いパワーで行われる。これをそのまま室温の測定器へ送るとケーブルの熱雑音に埋もれてしまう。そこで、まず10mKステージに置かれたジョセフソン接合配列による超伝導アンプ（TWPA）が量子力学が許す最小ノイズ限界（量子限界）で信号を増幅し、次に4Kステージの半導体アンプ（HEMT：高電子移動度トランジスタ）がさらに増幅して室温へ送り出す。
表面符号（サーフェスコード）と シンドローム測定 Surface Code & Syndrome Measurement
一言で：2次元チップ上の隣り合う量子ビット同士の「パリティ（偶奇）検査」だけで、中身を見ずにエラーを特定・修正する量子誤り訂正方式。
隣り合う4つのデータ量子ビットと1つの補助量子ビット（Ancilla）だけを繋げば実装できるため、2次元平面の超伝導チップやシリコン量子ドットチップと極めて相性が良い。補助量子ビットを測定して得られる「どこでパリティが反転したか」というエラーの手がかり信号をエラーシンドローム（Syndrome）と呼ぶ。約1マイクロ秒ごとに全補助ビットからシンドロームを読み出し、古典デコーダ（またはAIデコーダ）が「どのデータビットでXエラーやZエラーが起きたか」を推定して補正する。
直感的なたとえ：「数独」や「マインスイーパー」のように、肝心の数字（データ量子ビット）は伏せられたままでも、縦・横のヒント（補助量子ビットのパリティ測定値）を照らし合わせることで、「3行2列目のマスが反転している！」と特定する仕組み。
物理量子ビット と 論理量子ビット（NISQ vs FTQC） Physical Qubit vs. Logical Qubit (NISQ vs. FTQC)
一言で：チップ上の生身の素子1個が「物理量子ビット」、数百〜千個の物理ビットを表面符号で束ねてエラーを消した仮想の1ビットが「論理量子ビット」。
チップ上に作られたトランズモン素子1つ1つを物理量子ビットと呼ぶ。物理量子ビットをエラー訂正なしでそのまま使う現在の小〜中規模マシンをNISQ（Noisy Intermediate-Scale Quantum）と呼ぶ。一方、数百〜約1,000個の物理量子ビットを1グループとして表面符号で束ね、エラー率を $10^{-3}$ から $10^{-12}$ 以下へと劇的に下げた1つの仮想ビットを論理量子ビット（Logical Qubit）と呼び、論理量子ビットで大規模な計算を行う完成形の量子計算機をFTQC（Fault-Tolerant Quantum Computer：誤り耐性汎用量子計算機）と呼ぶ。
Cryo-CMOS（極低温CMOS制御回路） Cryogenic CMOS Control IC
一言で：希釈冷凍機の中（4K〜100mK）に一緒に入れて、量子チップのすぐ隣でパルス生成や信号切り替えを行う特別設計の半導体チップ。
通常の半導体チップは極低温（4K以下）に置くと不純物キャリアが凍結したり閾値電圧がズレたりして正常動作しないが、トランジスタ特性を極低温向けに最適設計し、超低消費電力（数mW以下）でマイクロ波制御を行えるようにしたシリコンCMOS集積回路。数万〜百万量子ビットへスケールする際、室温からのケーブル本数を劇的に削減する鍵となる。